2016 年, 臺積電(TSMC)經過在先進封裝技術上 近十年的布局和技術沉淀, 在 FOWLP 領域開發了集 成扇出型(Integrated Fan-out, InFO)封裝技術[ , 并 成功應用于蘋果 iPhone7 系列手機的 A10 應用處理器 , 之后蘋果每一代手機應用處理器都采用臺積電 的集成扇出型封裝技術, 幫助臺積電拿下蘋果處理器 芯片制造和封裝訂單。 

在先進封裝領域, AMD 公司將多項先進封裝技術 投入商用。Chiplet, 中文譯名芯粒或晶粒, 是近期集 成電路業界的熱點話題, Chiplet 是指預先制造好、 具 有特定功能、 可組合集成的晶片, 該技術可以縮小單 顆芯片面積, 提高良品率, 有助于企業控制生產成本 和提高迭代速度。如何實現多芯粒之間的高速互聯是 實現 Chiplet 的技術難點, 而 FOWLP 技術的高密度重 布線工藝滿足多芯粒之間高速互聯的需求。FOWLP 技 術的發展是 Chiplet 技術走向商用的先決條件。AMD 公司在扇出型封裝技術上投入巨資, 并且在商業競爭 中率先使用先進的 FOWLP 技術, 該技術路線幫助 AMD 公司在 CPU 和 GPU 領域追趕行業先驅 Intel 和 NVIDIA。在 2019 年發布的 7 nm Zen2 架構銳龍處理器 中, AMD 公司將 CPU 芯片拆分成 CCD 和 cIOD 兩部分, 其中僅有負責邏輯運算的 CCD 使用臺積電 7 nm 工藝, 對性能要求較低的 cIOD 部分使用了 12 nm 工 藝。Zen2 架構意義重大, 實現了對同期 Intel 產品的性 能追趕, 為提升 AMD 在德國等多國 CPU 市場占有率 奠定了基礎。 

在 CPU 領域通過先進封裝技術取得優勢的 AMD 公司也試圖將 FOWLP 技術引入到 GPU 領域, AMD 公司于 2022 年 12 月 13 日向市場推出了使用 RDNA 3 架構的 Radeon 7900XTX 顯卡, AMD 將顯卡核心 Big Navi 3x 拆分為一個 GCD 和六個 MCD, 與 AMD 在 Zen 架構的做法相同, 負責邏輯計算的 GCD 使用了臺 積電 5 nm 工藝, 面積為 300 mm 2 , MCD 使用了臺積 電 6 nm 工藝, 單顆面積為 37 mm2 。得益于更小的芯 片帶來更高的良率, 以及 MCD 芯片成熟工藝, 使得 AMD 的 Big Navi 3x 核心在性能對標競爭廠家 NVIDIA 的 AD102 核心的同時實現了較好的成本控制。 

Intel 公 司 結 合 自 身 在 基 板 領 域 的 積 累, 推 出 EMIB(Embedded Multi-Die Interconnect Bridge), 中文 譯名為嵌入式多核心互聯橋接。EMIB 工藝建立在標 準封裝構造流程的基礎上, 附加了創建 EMIB 腔的步 驟。連接橋位于空腔中, 并用粘合劑固定在適當的位 置。添加介電層和金屬堆積層, 然后進行通孔鉆孔和 電鍍。作為 CPU 行業的巨頭, Intel 公司正試圖參與 GPU 市場競爭。在 2022 年 8 月的半導體行業會議 Hot Chips 34 上, Intel 公司公開了一套名為 Ponte Vecchio 的服務器 GPU 架構。Intel 公司作為 GPU 行業的后來 者, 在最新推出的 GPU 產品中使用了比 AMD 公司更 先進的封裝技術。Intel 公司稱 Ponte Vecchio 內部同時 混用 Intel 7 和臺積電 N7 / N5 等多個工藝節點, 并使用 了多達 11 處的 EMIB 結構以實現內部高速互聯。 

在超算領域, 特斯拉于 2021 年公布了 Dojo 芯片 的概念圖, Dojo 是神經網絡訓練優化超級計算機芯 片, 該芯片將首次使用臺積電 InFO_ SoW (System-on -Wafer)技術 , Dojo 使用 6 層 RDL, 將整塊 12 英寸 重構晶圓安裝在散熱盤上, 散熱盤可以為芯片提供剛 度并將散熱能力從 7000 W 提升至 15000 W。2022 年, FOWLP 技術在 GPU 領域得到了快速的 推廣應用, 2021 年底到 2022 年初, 馬斯克在推特上 發布多篇推文公布特斯拉自研超算 GPU 芯片, 以取代 特斯拉采購的 NVIDIA 芯片。 

2022 年 8 月 Intel 公布全 新服 務 器 GPU 架 構, 12 月 AMD 發 售 消 費 級 GPU7900XTX, 這三家公司為了追趕行業先進水平, 使用的先 進 封 裝 技 術 越 發 激 進, 但 市 占 率 最 高 的 NVIDIA 公司仍采用了較保守的封裝方案。無論是 CPU、 GPU 還是其他集成電路產業, 均呈現出越是行 業后發者, 使用的封裝技術越先進的趨勢。如圖 2 所 示, 這一趨勢在市場規模最大、 競爭最激烈的 GPU 市 場表現尤為明顯。并且, 各公司發展先進封裝技術的 戰略也取得了不錯的效果, NVIDIA 公司各類 GPU 產 品線均受到巨大挑戰。觀察這種趨勢對國內半導體行 業的發展很有參考價值, 促進 FOWLP 等先進封裝技 術的發展和應用對于試圖參與 GPU 市場競爭的集成電 路企業是很有意義的。

在宇航領域, NASA 在 2015 年公布的封裝技術路 線圖 中 將 2. 5D/ 3D - TSV 技 術 納 入 封 裝 技 術 路 線, 2018 年啟動對 2. 5D 封裝產品的考核方案和路線圖。在美國國家航空航天局電子零件和包裝計劃(National Aeronautics and Space Administration Electronic Parts and Packaging, NEPP)的贊助下, 美國加州理工學院噴氣 動 力 實 驗 室 ( California Institute of Technology Jet Propulsion Laboratory, JPL) 的 Ghaffarian 通過一系列 的可靠性實驗系統論證了 2. 5D 封裝產品的可靠性, 他認為 FOWLP 產品擁有更小的體積重量、 更大的邏 輯運算和存儲能力, 而且其可靠性鑒定結果足以滿足 NASA 對空間飛行器電子元器件的可靠性要求, 并希 望他的研究成果可以促進 NASA 對 FOWLP 等先進封 裝技術的使用。 

我國半導體封裝企業也在 FOWLP 領域取得了一 系列創新成果。硅基扇出型晶圓級封裝 ( Embedded Silicon Fan-out, eSiFO) 是 2015 年由華天科技于大全 教授提出。硅基扇出型封裝這一技術路線相比于樹脂 扇出型封裝, 具有成本低、 翹曲小、 布線密度高、 散 熱良好和制程簡單等優勢, 更容易實現大芯片系統集 成。該工藝被使用于電源管理芯片、 射頻收發器芯片、基帶處理器和高端網絡系統等多種應用領域, 

廈門云天半導體開發了 eGFO 嵌入式玻璃封裝技 術。玻璃絕緣性好, 高溫下不易膨脹, 透光性強, 適 合高頻的射頻應用和光電應用。玻璃上可以直接做光 路, 滿足光電共封裝的需求, 光電射頻領域也是云天 eGFO 技術的主要應用領域。但是玻璃具有易開裂的 特性, 在玻璃上開孔和挖出嵌埋區域工藝難度高、 效 率低。產品良率是目前制約廈門云天使用玻璃作為載 體的最大因素。 

中電五十八所的晶圓級封裝工藝平臺是目前國內先進、 自主可控的高可靠 12 英寸(兼容 8 英寸) 晶圓級制造加工線, 同時也是國防科技工業認可的信息處 理微系統加工制造平臺。自 2017 年通線以來, 平臺已 經具備高可靠 12 英寸的晶圓級再布線制備、 晶圓級凸 點制備、 圓片重構等多項晶圓級扇出型集成技術。部 分工藝技術能力(晶圓級封裝尺寸、 凸點直徑等)達到國際領先水平。同時具備有鉛低輻射凸點(Bump) 制 備、 單芯片批量化凸點生長以及可重構三維封裝等特 色服務, 可滿足軍用及宇航長壽命使用要求, 已先后 為國內多家用戶單位提供了 GNC 飛行控制、 AD/ DA 集成、 信號截取處理模塊等數字信息處理微系統產品 的加工服務, 滿足了相關微系統產品小型化、 高性能、 高可靠的應用需求。 

航天 772 所通過近幾年技術攻關和自主研發, 已 初步具備 小 尺 寸 多 芯 粒 硅 基 集 成 技 術 能 力。針 對 Chiplet 芯粒集成多級互連要求, 面向 40 μm 以下超微 凸點鍵合, 突破面陣列固態互連等關鍵技術, 實現了 低溫焊接、 高溫服役的全流程穩定工藝; 并采用耐濕 “內防護” 結構以及改性耐高溫材料, 實現了節距小 于 100 μm, 凸點數大于 10000 個的均勻沉積和致密防 滲集成工藝。 

通富微電 2021 年披露其在高性能計算領域建成了 國內頂級 2. 5D/ 3D 封裝平臺 ( VISions) 及超大尺寸 FCBGA 研發平臺, 且完成了高層數再布線技術的開 發, 具備大規模生產 Chiplet 封裝能力, 目前在 CPU、 GPU、 服務器領域 5 nm 即將量產。其 Fan-out 技術已 經達到世界先進水平, 高密度扇出型封裝平臺完成 6 層 RDL 開發。 

XDFOI 是長電科技 2021 年推出全系列極高密度 扇出型封裝解決方案, 并于 2022 年下半年量產。該封 裝解決方案是新型無硅通孔晶圓級極高密度封裝技術, 相較于 2. 5D 硅通孔(TSV) 封裝技術, 具備更高性能、 更高可靠性以及更低成本等特性。該解決方案在線寬 或線距達到 2 μm 的同時, 可實現多層布線層, 另外, 采用了極窄節距凸塊互聯技術, 封裝尺寸大可集成多 顆芯片、 高帶寬內存和無源器件。XDFOI 主要集中于 對集成度和算力有較高要求的 FPGA、 CPU、 GPU、 AI 和 5G 網絡芯片等應用產品提供小芯片 (Chiplet) 和異 質封裝 (HiP) 的系統封裝解決方案。 2022 年 7 月 22 日, 長電科技發文稱, 公司在先進封測技術領域取得 新的突破, 實現 4 nm 工藝制程手機芯片的封裝以及 CPU、 GPU 和射頻芯片的集成封裝。 

我國 FOWLP 技術與國外先進水平相比差距較小, 且各企業均有自身的特色技術, 但在高密度重布線和 超大面積扇出型封裝技術等領域尚有差距。

先進芯片封裝清洗：

合明科技研發的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

水基清洗的工藝和設備配置選擇對清洗精密器件尤其重要，一旦選定，就會作為一個長期的使用和運行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環境中的濕氣，通電后發生電化學遷移，形成樹枝狀結構體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內的浮點、灰塵、塵埃等，這些污染物會導致焊點質量降低、焊接時焊點拉尖、產生氣孔、短路等等多種不良現象。

這么多污染物，到底哪些才是最備受關注的呢？助焊劑或錫膏普遍應用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質在所有污染物中的占據主導，從產品失效情況來而言，焊后殘余物是影響產品質量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質引發接觸電阻增大，嚴重者導致開路失效，因此焊后必須進行嚴格的清洗，才能保障電路板的質量。

合明科技運用自身原創的產品技術，滿足芯片封裝工藝制程清洗的高難度技術要求，打破國外廠商在行業中的壟斷地位，為芯片封裝材料全面國產自主提供強有力的支持。

推薦使用合明科技水基清洗劑產品。