半導體制造設(shè)備系列(6)-薄膜沉積設(shè)備

合明科技發(fā)布時間：2023-08-09 ?? 3372 Tags：半導體制造設(shè)備薄膜沉積設(shè)備半導體封裝清洗

薄膜沉積是芯片制造的核心工藝環(huán)節(jié)，薄膜沉積設(shè)備是芯片生產(chǎn)核心設(shè)備，設(shè)計制造技術(shù)難度大，產(chǎn)業(yè)化驗證周期長。由于薄膜是芯片結(jié)構(gòu)的功能材料層，在芯片完成制造、封測等工序后會留存在芯片中，薄膜的技術(shù)參數(shù)直接影響芯片性能。在晶圓制造過程中，薄膜起到產(chǎn)生導電層或絕緣層、阻擋污染物和雜質(zhì)滲透、提高吸光率、臨時阻擋刻蝕等重要作用。隨著集成電路的持續(xù)發(fā)展，晶圓制造工藝不斷走向精密化，芯片結(jié)構(gòu)的復雜度也不斷提高，需要在更微小的線寬上制造，制造商要求制備的薄膜品種隨之增加，最終用戶對薄膜性能的要求也日益提高。

一、薄膜沉積設(shè)備的原理及分類：

薄膜沉積工藝在半導體制程中應(yīng)用廣泛，根據(jù)其成膜原理可以大致分為兩類：物理氣相沉積(Chemical Vapor Deposition，PVD)以及化學氣相沉(Physical Vapor Depositon，CVD)。

圖1. 薄膜沉積方法分類

物理氣相沉積PVD是指是用物理的方法使鍍膜材料氣化，在基體表面沉積成膜的方法，主要有蒸鍍、濺射和離子鍍等。特點是沉積材料純度佳、品質(zhì)穩(wěn)定、溫度低、速度快、制造成本較低。主要用于金屬薄膜的沉積。其中，蒸鍍是在真空環(huán)境中把蒸鍍材料加熱熔化后蒸發(fā)，使其大量原子、分子、原子團離開熔體表面，凝結(jié)在工件表面上形成鍍膜。濺射是用高能粒子（通常是由電場加速的正離子）沖擊固體表面，固體表面的原子、分子與這些高能粒子交換動能，從而由固體表面飛濺出來，飛濺出來的原子及其他離子在隨后過程中沉積凝聚在工件表面形成薄膜鍍層，稱為濺射鍍膜。離子鍍是在真空條件下，利用氣體放電使氣體或被蒸發(fā)物質(zhì)離子化，在氣體離子或蒸發(fā)物質(zhì)離子轟擊作用下，把蒸發(fā)物質(zhì)或反應(yīng)物蒸鍍在工件上。

圖2. PVD磁控濺射原理

化學氣相沉積CVD是指在真空高溫條件下，兩種或兩種以上的氣態(tài)原材料導入到一個反應(yīng)室內(nèi)，氣態(tài)原材料相互之間發(fā)生化學反應(yīng)，形成一種新的材料，沉積到晶片表面上。特點是用途廣泛、不需要高真空、設(shè)備簡單、可控性和重復性好、適合大批量生產(chǎn)。主要用于介質(zhì)/絕緣材料薄膜的生長。包括低壓 CVD（LPCVD）、常壓 CVD（APCVD）、等離子體增強 CVD（PECVD）、金屬有機物 CVD（MOCVD）、激光 CVD（LCVD）等。

圖3. CVD原理

原子層沉積ALD 是一種可以將物質(zhì)以單原子膜形式一層一層的鍍在基底表面的方法，是一種原子尺度的薄膜制備技術(shù)，本質(zhì)屬于 CVD 的一種，特點是可以沉積均勻一致，厚度可控、成分可調(diào)的超薄薄膜， ALD 方法既可以沉積介質(zhì)/絕緣薄膜，也可以進行金屬薄膜的沉積。隨著納米技術(shù)和半導體微電子技術(shù)的發(fā)展，器件和材料的尺寸要求不斷地降低，同時器件結(jié)構(gòu)中的寬深比不斷增加，這樣就要求所使用材料的厚度降低至十幾納米到幾個納米數(shù)量級。相對于傳統(tǒng)的沉積工藝， ALD 技術(shù)具有優(yōu)異的臺階覆蓋性、均勻性和一致性，可沉積寬深比達 2000:1的結(jié)構(gòu)，因此逐漸成為了相關(guān)制造領(lǐng)域不可替代的技術(shù)，具有很大發(fā)展?jié)摿蛻?yīng)用空間。

二、薄膜沉積設(shè)備的市場規(guī)模

薄膜沉積設(shè)備在集成電路前道制程的價值占比僅次于光刻機，其2020 年全球薄膜設(shè)備市場達到 138 億美元，占 IC 制造設(shè)備 21%；其中主要是 CVD和 PVD，合計占 IC 制造設(shè)備 18%。CVD 市場規(guī)模高度 89 億美元，主流設(shè)備包括 PECVD、 Tube CVD、 LPCVD 和 ALD 等。