3D Fabric先進封裝技術的基本定義

3D Fabric是3D硅堆疊和先進封裝技術的關鍵組成部分，由臺積電推出。隨著芯片制造技術發展，摩爾定律逐漸受限，在2010年代后，線寬接近原子尺寸，微細化速度放緩且前沿制造技術成本升高，設計方法轉向多芯片模塊。在這種情況下，3D Fabric這種將多枚芯片縱向堆疊（3D）以及橫向排列連接的技術受到關注，它能夠不依賴微細化提高半導體的功能 。

3D Fabric先進封裝技術的特點

• 多層堆疊與高密度集成

• 與傳統二維芯片把所有模塊放在平面層不同，3D Fabric中的三維芯片允許多層堆疊。例如臺積電的系統整合單芯片（SoIC）多芯片3D堆疊技術，可把很多不同性質的臨近芯片整合在一起。SoIC技術采用硅穿孔（TSV）技術，能達到無凸起的鍵合結構，直接透過微小孔隙溝通多層芯片，在相同體積內增加多倍以上的性能。SoIC - P基于18 - 25μm間距μbump堆疊，適用于對成本敏感的應用；SoIC - X基于無擾動堆疊，主要針對高性能計算（HPC）應用，其晶圓上芯片堆疊方案具有4.5至9μm鍵距，并已在臺積電用于HPC應用的N7技術上量產。這種堆疊方式使得芯片在有限的空間內集成更多的功能和組件，實現高密度集成 。

• 高性能的連接性

• 3D Fabric技術為芯片I/O提供了強大的鍵合間距可擴展性，從而實現高密度芯片間互連。鍵距從低于10μm的規則開始，與當前業界最先進的封裝解決方案相比，短芯片到芯片連接具有更小的外形尺寸、更高的帶寬、更好的電源完整性（PI）、信號完整性（SI）和更低的功耗。這意味著芯片之間的數據傳輸速度更快、更穩定，并且在電力供應和信號傳輸方面的表現更優，有助于提升整個芯片系統的性能 。

• 異構集成能力

• 能夠將同構和異構小芯片集成到單個類似SoC的芯片中。該芯片具有更小的占地面積和更薄的外形，可以整體集成到先進的晶圓級系統集成（WLSI，又名CoWoS服務和InFO）中。從外觀上看，新集成的芯片就像通用的SoC芯片一樣，但嵌入了所需的異構集成功能。例如可以將不同功能如邏輯芯片、存儲芯片等集成在一起，滿足多樣化的功能需求 。

• 
  

3D Fabric先進封裝技術的應用領域

• 高性能計算（HPC）領域

• 2.5D CoWoS平臺可為人工智能、機器學習和數據中心等HPC應用集成高級邏輯和高帶寬內存。對于需要集成高級邏輯和高BM（高帶寬內存）的HPC應用程序，CoWoS家族能滿足其需求，臺積電已支持來自超過25個領域的140多種CoWoS產品，并且所有CoWoS解決方案的中介層尺寸都在增加，以便能集成更先進的硅芯片和HBM堆棧，滿足更高的性能要求，如正在開發的一種CoWoS解決方案，具有高達6倍光罩尺寸（約5,000平方毫米）的RDL中介層，能夠容納12個HBM存儲器堆棧。此外，InFO - 2.5D支持HPC chiplet集成 。

• 移動應用領域

• InFO - POP和InFO - 3D支持移動應用。自2016年以來，InFO - POP一直在為高端移動設備量產，并且可以在更小的封裝尺寸中容納更大、更厚的SoC芯片。對于HPC應用，無基板InFO_M支持高達500平方毫米的小芯片集成，適用于對外形尺寸敏感的應用。在移動設備追求更小體積、更高性能和更低功耗的趨勢下，3D Fabric技術能夠滿足這些需求，提升移動設備的整體性能，如蘋果可能已經將臺積電的3D Fabric先進封裝技術應用于M1處理器上，帶來了顯著的節能效果 。

• 物聯網與客戶端應用

• 3D Fabric中的SoIC - P基于18 - 25μm間距μbump堆疊，適用于對成本敏感的物聯網、客戶端等應用。在物聯網設備大量普及，且客戶端設備（如個人電腦等）對于成本、性能和功耗都有一定要求的情況下，該技術有助于提升這些設備的性價比和性能表現 。

3D Fabric先進封裝技術的發展歷程

• 技術起源與早期發展

• 3D Fabric技術中的3D硅堆疊技術可追溯到2018年4月。當時，臺積電在美國加州圣塔克拉拉（Santa Clara）第二十四屆年度技術研討會上，首度對外界公布創新的系統整合單芯片（SoIC）多芯片3D堆疊技術，這一技術被視為可實現3DIC的高階封裝技術，甚至有望將三星甩在后面。SoIC技術作為3D Fabric技術的重要組成部分，其采用的硅穿孔（TSV）技術是3D芯片堆疊技術的關鍵，這種技術可以達到無凸起的鍵合結構，為后續的發展奠定了基礎 。

• 技術擴展與完善

• 隨著時間的推移，臺積電不斷在3D Fabric技術上進行擴展和完善。在3D硅堆疊部分，臺積電正在TSMC - SoIC系列中添加基于微凸點的SoIC - P，以支持更多對成本敏感的應用。同時，2.5D CoWoS平臺不斷發展，以滿足人工智能、機器學習和數據中心等HPC應用對于集成高級邏輯和高帶寬內存的需求；InFO技術也在移動應用和HPC chiplet集成方面持續優化。2022年，臺積電已經在芯片封裝技術方面積累了豐富的成果，如CoWoS、InFO等核心技術。到了2023年6月8日，臺積電宣布先進后端六廠（Advanced Backend Fab6）正式啟用，采用3D Fabric技術，為系統集成技術的量產做好準備，這標志著3D Fabric技術走向了新的階段，從技術研發向大規模量產邁進 。

3D Fabric先進封裝技術的優勢和局限性

• 優勢

• 在不同的應用領域，如高性能計算、移動應用、物聯網等，3D Fabric技術都能通過其不同的技術組成部分（如CoWoS平臺、InFO技術、SoIC系列等）滿足相應的性能、尺寸、功耗等需求。例如在移動應用中，InFO - POP和InFO - 3D可以在更小的封裝尺寸中容納更大、更厚的SoC芯片，滿足移動設備對于小型化和高性能的要求 。

• 對于產品架構師而言，3D Fabric技術提供了更多的設計選擇。客戶可以將寶貴的開發資源和時間集中在運用最先進的臺積電半導體工藝設計出更快、功能更強大的運算核心，同時將技術模塊重新使用于成本效益更高且不會頻繁改變或擴大規模的成熟半導體工藝，從而加快創新速度，并縮短新產品的上市時間 。

• 一方面，SoIC - P這種基于18 - 25μm間距μbump堆疊的技術適用于對成本敏感的應用，如移動、物聯網、客戶端等，可以在控制成本的前提下實現較好的性能。另一方面，3D Fabric技術提供了將不同功能的芯片（如同構和異構小芯片）集成到單個類似SoC芯片中的能力，這種異構集成的靈活性可以讓芯片設計根據不同的應用場景進行定制化，提高了芯片的復用性，降低了研發成本。例如客戶可以在更成熟、成本更低的半導體工藝上重新使用那些不會經常更改或擴展的模塊（如模擬/輸入輸出/射頻技術），并專注于在臺積電最先進的半導體工藝上擴展邏輯設計，然后使用3D Fabric將其與特殊工藝小芯片整合到單一產品當中 。

• 通過3D堆疊技術，芯片可以在垂直方向上進行多層堆疊，大大提高了芯片的集成度。例如SoIC技術可以整合不同性質的臨近芯片，實現了在相同體積下性能增加多倍的效果。同時，芯片間的連接鍵距小，具有更高的帶寬、更好的電源完整性（PI）、信號完整性（SI）和更低的功耗，這使得數據傳輸更快、更穩定，芯片運行效率更高，滿足了如高性能計算、人工智能等領域對于高性能芯片的需求 。

• 性能提升顯著

• 成本效益與靈活性

• 加速產品上市時間

• 滿足多樣化需求

• 局限性

• 3D Fabric技術的異構集成特性意味著需要將不同功能、不同工藝制造的芯片集成在一起，這就要求在芯片設計階段進行更為復雜的規劃和設計。例如，不同芯片之間的接口兼容性、信號傳輸的協調、電源分配的合理性等都需要精心設計，以確保整個芯片系統能夠正常工作。

• 由于芯片多層堆疊，使得單位體積內的熱量產生更為集中，散熱難度加大。如果散熱問題不能得到有效解決，可能會導致芯片溫度過高，從而影響芯片的性能和壽命。雖然目前有一些散熱技術和設計方法，但在3D Fabric技術不斷提高集成度的情況下，散熱仍然是一個需要持續關注和解決的挑戰。

• 3D Fabric技術涉及到多層芯片的堆疊、硅穿孔（TSV）技術、異構芯片的集成等復雜的工藝和技術，這對制造工藝和設備的要求極高。例如TSV技術需要精確地在硅片上制造微小的穿孔，并且要保證穿孔的質量和穩定性，在多層堆疊時還要確保各層之間的對準精度，任何一個環節出現問題都可能影響整個芯片的性能和可靠性。

• 技術復雜性高

• 散熱問題

• 設計難度大

3D Fabric先進封裝技術的未來趨勢

• 與其他技術的融合發展

• 隨著半導體技術的不斷發展，3D Fabric技術有望與其他先進技術進行融合。例如，與小芯片（Chiplet）技術的結合將更加緊密。小芯片技術是將復雜的芯片功能分解為多個較小的芯片模塊，然后通過先進封裝技術進行集成。3D Fabric的3D堆疊和異構集成能力可以為小芯片的集成提供更好的解決方案，實現更高性能、更低成本的芯片系統。此外，與新材料的結合也可能是一個趨勢，新的材料可能會改善3D Fabric技術中的散熱問題、提高電氣性能等 。

• 向更高集成度和性能發展

• 在市場對高性能芯片需求不斷增長的推動下，3D Fabric技術將朝著更高的集成度和性能方向發展。這可能包括進一步縮小芯片間的鍵距、增加堆疊的層數、提高芯片間的通信帶寬等。例如，繼續優化SoIC技術中的TSV技術，實現更密集的芯片連接，從而在更小的體積內集成更多的功能和更高的性能。同時，隨著人工智能、5G通信、高性能計算等應用的不斷發展，對于芯片的性能要求也會越來越高，3D Fabric技術需要不斷創新以滿足這些需求。

• 標準化與產業聯盟推動發展

• 目前，像英特爾于2022年3月邀請臺積電、三星、AMD、微軟、谷歌、日月光等大廠共同組成及推動UCIe小芯片聯盟，有助于小芯片資料傳輸架構的標準化。未來，3D Fabric技術也可能會受益于類似的產業聯盟和標準化工作。通過制定統一的標準，可以降低不同廠商之間的協作成本，提高3D Fabric技術在整個半導體產業中的通用性和兼容性，推動3D Fabric技術在更多的廠商和產品中得到應用。

先進封裝-芯片封裝清洗介紹

·         合明科技研發的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

·         水基清洗的工藝和設備配置選擇對清洗精密器件尤其重要，一旦選定，就會作為一個長期的使用和運行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

·         污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環境中的濕氣，通電后發生電化學遷移，形成樹枝狀結構體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內的浮點、灰塵、塵埃等，這些污染物會導致焊點質量降低、焊接時焊點拉尖、產生氣孔、短路等等多種不良現象。

·         這么多污染物，到底哪些才是最備受關注的呢？助焊劑或錫膏普遍應用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質在所有污染物中的占據主導，從產品失效情況來而言，焊后殘余物是影響產品質量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質引發接觸電阻增大，嚴重者導致開路失效，因此焊后必須進行嚴格的清洗，才能保障電路板的質量。

·         合明科技運用自身原創的產品技術，滿足芯片封裝工藝制程清洗的高難度技術要求，打破國外廠商在行業中的壟斷地位，為芯片封裝材料全面國產自主提供強有力的支持。