在探討Chiplet技術(shù)(小芯片)之前，摩爾定律是繞不開的話題。戈登·摩爾先生在1965 年提出了摩爾定律：每年單位面積內(nèi)的晶體管數(shù)量會增加一倍，性能也會提升一倍。這意味著，在相同價格的基礎(chǔ)上，能獲得的晶體管數(shù)量翻倍。不過，摩爾先生在十年后的1975年，把定律的周期修正為24個月。至此，摩爾定律已經(jīng)影響半導(dǎo)體行業(yè)有半個世紀。

圖片來源：芯耀輝

隨著集成電路技術(shù)的不斷演進，半導(dǎo)體行業(yè)發(fā)現(xiàn)摩爾定律在逐漸失效。上圖右上部分是英特爾x86 CPU 1970-2025年的演化歷史，可看出每顆芯片的晶體管數(shù)量持續(xù)增加(右上深藍色線條)，但時鐘速度(右上天藍色線條)和熱設(shè)計功耗(右上灰色線條)自2005年之后就變化不大。于此同時，受先進工藝高成本支出的影響，晶體管成本降幅在2012年后趨緩，甚至越往后還有成本增加的趨勢。

從上圖右下的統(tǒng)計數(shù)據(jù)可看出，芯片制程在持續(xù)微縮和演進，晶體管數(shù)也在相應(yīng)的增長。在2019年以前，單芯片晶體管數(shù)量和工藝幾何尺寸演進，一直與摩爾定律高度相關(guān)。因為單位面積內(nèi)的晶體管數(shù)量，每一周期就會增加一倍，所以在理想情況下，Die的尺寸可保持不變。但是據(jù)右下綠色標識的區(qū)域顯示，可以看到單芯片Die尺寸在日趨增大，這也從另一個角度說明，單芯片晶體管數(shù)量的增加，也有Die增大的原因所致。由于Die尺寸的增長，受光罩尺寸、工藝良率等因素制約，這代表通過加大Die Size來提升單芯片算力已經(jīng)越來越困難。

總而言之，隨著集成電路技術(shù)的發(fā)展和演進，每24個月已經(jīng)很難讓單位面積內(nèi)的晶體管數(shù)量翻倍。這意味著，現(xiàn)在芯片性能的提升遭遇了瓶頸，性能無法單純由工藝技術(shù)驅(qū)動，也需要由架構(gòu)創(chuàng)新來驅(qū)動。因此，業(yè)界必須找到新的解決方案。

基于Chiplet技術(shù)的芯片結(jié)構(gòu)示意 圖源：英特爾

在摩爾定律逐漸失效的情況下，Chiplet技術(shù)在半導(dǎo)體行業(yè)應(yīng)運而生。整體來看，Chiplet具備高集成度、高良率、低成本三大特點，它被視為延續(xù)摩爾定律的關(guān)鍵技術(shù)。

Chiplet技術(shù)并不是創(chuàng)新概念，它很早就被提出來了，只是市場應(yīng)用需求沒有發(fā)展到這一步，因此長期處于“隱身”狀態(tài)。Chiplet通常被翻譯為“芯?！被颉靶⌒酒?。單從字面意義上可以理解為更為“粒度更小的芯片”。通過半導(dǎo)體制造將若干“芯粒”集成，而非純粹封裝集成，以此形成復(fù)雜功能芯片，可以突破單芯片光刻面積的瓶頸，突破設(shè)計周期制約等。

舉例來說，在一顆7nm制程芯片中，一些次要的模塊可以用如22nm的制程做成Chiplet，再“拼裝”至7nm芯片上，原理如同搭積木一樣，這樣可以減少對7nm工藝制程的依賴。

Chiplet技術(shù)相關(guān)的半導(dǎo)體國內(nèi)企業(yè)包括大港股份、芯原股份、中京電子、同興達、蘇州固锝、中富電路、朗迪集團、晶方科技、長電科技、通富微電、華天科技、華峰測控等。

Chiplet技術(shù)優(yōu)勢

Chiplet可以把傳統(tǒng)的單芯片設(shè)計方案改成多芯片（Die）進行設(shè)計，并利用先進封裝工藝進行集成。它的優(yōu)勢主要有以下幾點：

1、提升芯片制造良率，由于良率和芯片的面積有關(guān)，面積越大，良率大概率會越低，因此，把一個大芯片分拆成多個小芯片（Die）設(shè)計并分別投片，就可以提高良率，良率提升，還可以降低制造成本。

2、以不同的工藝實現(xiàn)一顆芯片，用先進制程制造CPU等計算核心，用相對成熟的制程制造I/O之類的功能塊，可以很好地控制整體成本。

3、設(shè)計更加靈活，設(shè)計出的Die，通過不同的組合方式，可設(shè)計出不同功能的芯片。

Chiplet技術(shù)經(jīng)過發(fā)展，國際上出現(xiàn)了一些Chiplet標準，主流標準包括XSR、BOW、OpenHBI、UCIe。雖然有這么多好處，但Chiplet技術(shù)并不成熟，各種Die、接口I/O、總線等，與常規(guī)的SoC有很大區(qū)別，需要制定統(tǒng)一的標準，從而使產(chǎn)業(yè)鏈上的設(shè)計、制造、封裝等廠商能按照標準操作，才能實現(xiàn)高效、規(guī)模化生產(chǎn)。因此，UCIe和ACC 1.0等行業(yè)規(guī)范相繼推出。

Chiplet面臨的挑戰(zhàn)

雖然Chiplet優(yōu)點很多，同時也面臨著很多問題，會阻礙其發(fā)展，例如：

一，應(yīng)用場景，并不是所有應(yīng)用類型的芯片都適合做Chiplet，目前來看，CPU、GPU等處理器最適合做Chiplet，而且是在高性能應(yīng)用領(lǐng)域，像智能手機等消費類電子設(shè)備用的芯片，很少需要采用Chiplet設(shè)計；

二，成本，只有傳統(tǒng)SoC成本達到一定量級，改用Chiplet設(shè)計才劃算；

三、良率問題；

四、測試問題。

近期，中國成立了自己的Chiplet（小芯片，或芯粒）聯(lián)盟，由多家芯片設(shè)計，IP，以及封裝、測試和組裝服務(wù)公司組成，同時推出了相應(yīng)的互連接口標準ACC 1.0。

在美國打壓，中國尋求半導(dǎo)體產(chǎn)業(yè)鏈關(guān)鍵環(huán)節(jié)自主可控的當(dāng)下，這一聯(lián)盟的成立，頗有與由AMD、Arm、英特爾、臺積電和ASE（日月光）主導(dǎo)的UCIe聯(lián)盟分庭抗禮的意味。

從技術(shù)層面來看，Chiplet的價值和發(fā)展前景已經(jīng)在全球半導(dǎo)體界達成普遍共識?？傮w而言，Chiplet有很好的應(yīng)用和發(fā)展前景，但它不是中國半導(dǎo)體業(yè)沖刺國際先進水平的靈丹妙藥。要想提升全行業(yè)競爭力，還是要有決心和毅力，秉持十年磨一劍的精神，全方位發(fā)展本土半導(dǎo)體材料、設(shè)備、IP、設(shè)計和制造水平。