先進封裝行業概覽與先進封裝技術代表介紹
一、先進封裝行業概覽
半導體制造產業主要分為設計,制造和封測三大環節。
上游支撐產業為EDA、半導體材料和半導體設備,下游應用產業為消費電子、通訊產業等。
其中封測行業屬于半導體晶圓前道制造之后的工序,主要分為封裝和測試兩大細分環節。
封裝是指將生產加工后的晶圓進行切割、焊線塑封,使電路與外部器件實現連接,并為半導體產品提供機械保護,使其免受物理、化學等環境因素損失的工藝。
半導體封裝技術發展大致分為四個階段,全球封裝技術的主流處于第三代的成熟期,主要是CSP、BGA封裝技術,目前封測行業正在從傳統封裝向先進封裝轉型。
隨著半導體先進制程不斷往7nm/5nm,甚至以下邁進,晶片設計與制造工藝微縮的難度、成本與開發時間均呈現跳躍式的增長。
面對此難題,晶片業者試圖透過先進封裝來達到晶片間的高密度互聯,以實現以更低成本提供同等級效能表現。
先進封裝采用了先進的設計思路和先進的集成工藝,對芯片進行封裝級重構,并且能有效提升系統高功能密度的封裝技術。
先進封裝工藝包括倒裝焊(FlipChip)、晶圓級封裝(WLP)、2.5D封裝(Interposer) 、3D封裝 (TSV)、Chiplet等。
芯片整合已演進至2.5D/3D及Chiplet封裝:
二、Chiplet:先進封裝代表
Chiplet又稱芯粒或小芯片,是先進封裝技術的代表,將復雜芯片拆解成一組具有單獨功能的小芯片單元 die(裸片),通過 die-to-die 將模塊芯片和底層基礎芯片封裝組合在一起。
Chiplet 實現原理與搭積木相仿,從設計時就按照不同的計算單元或功能單元對其進行分解,然后每個單元選擇最適合的工藝制程進行制造,再將這些模塊化的裸片互聯起來,通過先進封裝技術,將不同功能、不同工藝制造的Chiplet封裝成一個系統芯片,以實現一種新形式的 IP 復用。
Chiplet 的概念源于 Marvell 創始人周秀文博士在 ISSCC 2015 上提出的 Mochi(Modular Chip,模塊化芯片)架構,伴隨著 AMD 第一個將小芯片架構引入其最初的 Epyc 處理器 Naples,Chiplet 技術快速發展。
通過Chiplet技術,使用10nm工藝制造出來的芯片,完全也可以達到7nm芯片的集成度,但是研發投入和一次性生產投入則比7nm芯片的投入要少的多,新的連接形式在其生產過程中帶動設備需求。
三、晶圓級扇出封裝(FOWLP)
晶圓級扇出封裝在封裝工藝上需要先將晶圓進行切割,挑出KGD(Known Good Die)排列放置于圓型銅質載板上,再繼續后面的封裝步驟。由于有事先切割、挑出KGD及重新配置的步驟,因此晶圓級扇出封裝具有異構集成特性,即不同功能的芯片可以組裝在一個封裝中。晶圓級扇入封裝(WLCSP)由于直接在晶圓上完成封裝和測試,然后才切割成單獨的集成電路,因而不具備異構集成特性。多個芯片異構集成與具有高集成度的單個芯片相比,具有成本低、良率好、產量高等優點;與分立的多個單一芯片封裝相比,異構集成各芯片之間的互連比PCB布線短、RC延遲低、性能好。異構集成不局限于硅片,還可以是MEMS,濾波器和無源器件,從而更好地發揮扇出的電氣連接優勢。
圖2 傳統含有引線框架的封裝
(a) 晶圓級扇出封裝橫截面示意圖
UBM: Under Bump Metalization
RDL: Re-distribution Layer
KGD: Known good die
EMC: Epoxy molding compound
四、2.5D / 3D 封裝
3D與2.5D的區別在于芯片之間的相對位置是并排還是堆疊,互連方式是水平還是垂直,這個關鍵區別決定了3D與2.5D集成密度的不同。早期的3D封裝也是通過引線鍵合形成互連并且連接到引線框架,例如常見的疊層Flash/DDR芯片。為了減少信號損失,提高集成密度,更好地發揮3D技術優勢,新型3D封裝搭配TSV技術,堆疊的多層芯片通過TSV連接起來。
圖4 典型2.5D封裝
圖5 典型的3D封裝
圖6 含EMIB的3D封裝
五、先進封裝產品清洗劑:
先進封裝產品芯片焊后封裝前,基板載板焊盤上的污染物有多種,可歸納為離子型和非離子型兩大類。離子型污染物接觸到環境中的濕氣,通電后發生電化學遷移,形成樹枝狀結構體,造成低電阻通路,破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層,在PCB板表層下生長枝晶。除了離子型和非離子型污染物,還有粒狀污染物,例如焊料球、焊料槽內的浮點、灰塵、塵埃等,這些污染物會導致焊點質量降低、焊接時焊點拉尖、產生氣孔、短路等等多種不良現象。
這么多污染物,到底哪些才是最備受關注的呢?助焊劑或錫膏普遍應用于回流焊和波峰焊工藝中,它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分,焊后必然存在熱改性生成物,這些物質在所有污染物中的占據主導,從產品失效情況來而言,焊后殘余物是影響產品質量最主要的影響因素,離子型殘留物易引起電遷移使絕緣電阻下降,松香樹脂殘留物易吸附灰塵或雜質引發接觸電阻增大,嚴重者導致開路失效,因此焊后必須進行嚴格的清洗,才能保障電路板的質量。
針對先進封裝產品芯片焊后封裝前,基板載板焊盤、電子制程精密焊后清洗的不同要求,合明科技在水基清洗方面有比較豐富的經驗,對于有著低表面張力、低離子殘留、配合不同清洗工藝使用的情況,自主開發了較為完整的水基系列產品,精細化對應涵蓋從半導體封裝到PCBA組件終端,包括有水基清洗劑和半水基清洗劑,堿性水基清洗劑和中性水基清洗劑等。具體表現在,在同等的清洗力的情況下,合明科技的兼容性較佳,兼容的材料更為廣泛;在同等的兼容性下,合明科技的清洗劑清洗的錫膏種類更多(測試過的錫膏品種有ALPHA、SMIC、INDIUM、SUPER-FLEX、URA、TONGFANG、JISSYU、HANDA、OFT、WTO等品牌;測試過的焊料合金包括SAC305、SAC307、6337、925等不同成分),清洗速度更快,離子殘留低、干凈度更好。
【閱讀提示】
以上為本公司一些經驗的累積,因工藝問題內容廣泛,沒有面面俱到,只對常見問題作分析,隨著電子產業的不斷更新換代,新的工藝問題也不斷出現,本公司自成立以來不斷的追求產品的創新,做到與時俱進,熟悉各種生產復雜工藝,能為各種客戶提供全方位的工藝、設備、材料的清洗解決方案支持。
【免責聲明】
1. 以上文章內容僅供讀者參閱,具體操作應咨詢技術工程師等;
2. 內容為作者個人觀點, 并不代表本網站贊同其觀點和對其真實性負責,本網站只提供參考并不構成投資及應用建議。本網站上部分文章為轉載,并不用于商業目的,如有涉及侵權等,請及時告知我們,我們會盡快處理;
3. 除了“轉載”之文章,本網站所刊原創內容之著作權屬于合明科技網站所有,未經本站之同意或授權,任何人不得以任何形式重制、轉載、散布、引用、變更、播送或出版該內容之全部或局部,亦不得有其他任何違反本站著作權之行為。“轉載”的文章若要轉載,請先取得原文出處和作者的同意授權;
4. 本網站擁有對此聲明的最終解釋權。